From abbea0d59e41cd9b54d2907184028d2eee5ed1af Mon Sep 17 00:00:00 2001
From: Didnelpsun <2675350965@qq.com>
Date: Sun, 30 Oct 2022 23:13:37 +0800
Subject: [PATCH] Update 6-input-output-system.md

---
 Computer-Organization/6-input-output-system.md | 2 +-
 1 file changed, 1 insertion(+), 1 deletion(-)

diff --git a/Computer-Organization/6-input-output-system.md b/Computer-Organization/6-input-output-system.md
index 0e84067..3b2c1bc 100644
--- a/Computer-Organization/6-input-output-system.md
+++ b/Computer-Organization/6-input-output-system.md
@@ -489,7 +489,7 @@ $CPU$只在开始和结尾参与控制，$DMA$控制整个传输过程：内存
   + 写满后向$DMA$控制器发送$DMA$请求。
   + $DMA$控制器向总线发送总线请求。
   + $CPU$将总线控制权交给$DMA$控制器，$DMA$控制器接管总线。
-  + $DMA$控制器将地址从主存地址计数器上送到地址线上，将数据从数据缓冲寄存器送到数据线上。
+  + $DMA$控制器将地址从主存地址计数器上送到地址线上，将数据从数据缓冲寄存器$DMAC$送到数据线上。
   + 修改地址和长度参数并返回传送长度计数器和主存地址计数器中。
   + 若溢出（传输结束），则向中断机构发出中断。
 + 后处理：中断服务程序做$DMA$结束处理。