diff --git a/19-pipeline.Rmd b/19-pipeline.Rmd
index 93a05db..3647d79 100644
--- a/19-pipeline.Rmd
+++ b/19-pipeline.Rmd
@@ -387,10 +387,10 @@ knitr::include_graphics('./images/chapter9/cacheMapStruct.png')
 
 本章从处理器的数据通路开始，先引入流水线技术，并逐渐增加设计复杂度，最终搭建出了5级静态流水线处理器。本章还简要介绍了一些提高流水线效率的方法。
 
-图\@ref(fig:chapter9-LS3A2000)是龙芯3A2000处理器的流水线示意图。
+图\@ref(fig:chapter9-LS3A3000)是龙芯3A3000处理器的流水线示意图。
 
-```{r chapter9-LS3A2000, fig.cap='龙芯3A2000流水线示意图', fig.align='center', echo = FALSE, out.width='100%'}
-knitr::include_graphics('./images/chapter9/LS3A2000.png')
+```{r chapter9-LS3A3000, fig.cap='龙芯3A3000流水线示意图', fig.align='center', echo = FALSE, out.width='100%'}
+knitr::include_graphics('./images/chapter9/LS3A3000.png')
 ```
 
 可以看出，现代处理器依然没有脱离教材中讲述的基础原理。图中左侧为PC级和译码级，并加入了分支预测、指令Cache和指令TLB；图的中间部分为重命名和提交单元，重命名后指令进入保留站，也称发射队列，并在就绪后发射并执行；图的右侧为访存执行单元，需要访问数据Cache和数据TLB，并有可能访问图下方的二级Cache。提交单元要负责将指令提交，提交后指令就可以退出流水线了。
diff --git a/images/chapter9/LS3A2000.png b/images/chapter9/LS3A3000.png
similarity index 100%
rename from images/chapter9/LS3A2000.png
rename to images/chapter9/LS3A3000.png