更新总线

Computer-Organization/5-bus-ex.md

@@ -0,0 +1,25 @@
+# 总线习题
+
+## 总线概述
+
+### 性能指标
+
+**例题** 某同步总线采用数据线和地址线复用方式，其中地址/数据线有$32$根，总线时钟频率为$66MHz$，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据）。
+
+1）该总线的最大数据传输率（总线带宽）是多少？
+
+2）若该总线支持突发（猝发）传输方式，传输一个地址占用一个时钟周期，则一次“主存写”总线事务传输128位数据所需要的时间至少是多少？
+
+解：
+
+1）因为每个时钟周期传送两次数据，所以总线工作频率是时钟周期的两倍$=2×66MHz=132MHz$。
+
+又总线根数为$32$，所以总线宽度$=32bit=4B$。
+
+总线带宽$=132M×4B/s=528MB/s$。
+
+2）突发传输方式指传输一个首地址，后面的数据就都可以得到。
+
+首先传输一个地址就占用一个时钟周期。而后面需要传输$128$位，按一次传输$32$位，则一共需要传输$4$次，每个时钟周期传输两次数据，所以需要花费两个时钟周期，加在一起一共需要三个时钟周期。
+
+又一个时钟周期$=1\div66MHZ\approx15ns$，所以总耗时$45ns$。

Computer-Organization/5-bus.md

@@ -7,7 +7,7 @@
 + 总线是一组能为多个部件分时共享的公共信息传送线路。
 + 共享是指总线上可以挂接多个部件，各个部件之间互相交换的信息都可以通过这组线路分时共享。
 + 分时是指同一时刻只允许有一个部件向总线发送信息，如果系统中有多个部件，则它们只能分时地向总线发送信息。
-+ 早期计算机外部设备少时大多采用分散连接方式，不易实现随时增减外部设备。为了更好地解决I/O设备和主机之间连接的灵活性问题，计算机的结构从分散连接发展为总线连接。
++ 早期计算机外部设备少时大多采用分散连接方式，不易实现随时增减外部设备。为了更好地解决$I/O$设备和主机之间连接的灵活性问题，计算机的结构从分散连接发展为总线连接。
 + 总线特性：
   1. 机械特性：尺寸、形状、管脚数、排列顺序。
   2. 电气特性：传输方向和有效的电平范围。
@@ -25,11 +25,11 @@
     + 缺点：信号线数量多，占用更多的布线空间;远距离传输成本高昂；由于工作频率较高时，并行的信号线之间会产生严重电磁影响导致无法使用，对每条线等长的要求也越来越高，所以无法持续提升工作频率。
 + 总线功能（连接部件）：
   + 片内总线：片内总线是芯片内部的总线。
-它是CPU芯片内部寄存器与寄存器之间、寄存器与ALU之间的公共连接线。
-  + 系统总线：系统总线是计算机系统内各功能部件（CPU、主存、I/O接口）之间相互连接的总线。按系统总线传输信息内容的不同，又可分为：
-    + 数据总线DB：传输各功能部件之间的数据信息,包括指令和操作数；位数（根数）与机器字长、存储字长有关；双向。
-    + 地址总线AB：传输地址信息，包括主存单元或I/O端口的地址；位数（根数与主存地址大小及设备数量有关）；单向。
-    + 控制总线CB：传输控制信息；一根控制线传输一个信号；有出：CPU送出的控制命令；有入：主存（或外设）返回CPU的反馈信号。
+它是$CPU$芯片内部寄存器与寄存器之间、寄存器与$ALU$之间的公共连接线。
+  + 系统总线：系统总线是计算机系统内各功能部件（$CPU$、主存、$I/O$接口）之间相互连接的总线。按系统总线传输信息内容的不同，又可分为：
+    + 数据总线$DB$：传输各功能部件之间的数据信息，包括指令和操作数；位数（根数）与机器字长、存储字长有关；双向。
+    + 地址总线$AB$：传输地址信息，包括主存单元或$I/O$端口的地址；位数（根数与主存地址大小及设备数量有关）；单向。
+    + 控制总线$CB$：传输控制信息；一根控制线传输一个信号；有出：$CPU$送出的控制命令；有入：主存（或外设）返回$CPU$的反馈信号。
   + 通信总线：通信总线是用于计算机系统之间或计算机系统与其他系统（如远程通信设备、测试设备）之间信息传送的总线，通信总线也称为外部总线。
 + 时序控制方式：
   + 同步总线。
@@ -38,31 +38,31 @@
 ### 总线结构
 
 + 单总线结构：
-  + CPU、主存、IO设备（通过IO接口）都连接在一组总线上，允许I/O设备之间、I/O设备和CPU之间或I/O设备与主存之间直接交换信息。
+  + $CPU$、主存、$I/O$设备（通过$I/O$接口）都连接在一组总线上，允许$I/O$设备之间、$I/O$设备和$CPU$之间或$I/O$设备与主存之间直接交换信息。
   + 单总线并不是指只有一根信号线，系统总线按传送信息的不同可以细分为地址总线、数据总线和控制总线。
   + 优点：结构简单，成本低，易于接入新的设备。
   + 缺点：带宽低、负载重，多个部件只能争用唯一的总线，且不支持并发传送操作。
 + 双总线结构：
-  + 双总线结构有两条总线，一条是主存总线，用于CPU、主存和通道之间进行数据传送；另一条是I/O总线（因为I/O速度较慢），用于多个外部设备与通道之间进行数据传送。
-  + 通道是具有特殊功能的处理器，能对I/O设备进行统一管理。通道程序放在主存中。
+  + 双总线结构有两条总线，一条是主存总线，用于$CPU$、主存和通道之间进行数据传送；另一条是$I/O$总线（因为$I/O$速度较慢），用于多个外部设备与通道之间进行数据传送。
+  + 通道是具有特殊功能的处理器，能对$I/O$设备进行统一管理。通道程序放在主存中。
   + 支持突发（猝发）传送：送出一个地址，收到多个地址连续的数括。
-  + 优点：将较低速的I/O设备从单总线上分离出来，实现存储器总线和I/O总线分离。
+  + 优点：将较低速的$I/O$设备从单总线上分离出来，实现存储器总线和$I/O$总线分离。
   + 缺点：需要增加通道等硬件设备。
 + 三总线结构：
   + 三总线结构是在计算机系统各部件之间采用三条各自独立的总线来构成信息通路，分别为：
-    + 主存总线：CPU和主存之间的连接。
-    + I/O总线：CPU和I/O接口之间连接。
-    + DMA总线：Direct Memory Access，直接内存访问，连接外设与主存。能直接连接主存的就是高速外设，如磁盘机，而无法直接连接主存的就是低速外设，如打印机和显示器。
-  + 优点：提高了I/O设备的性能，使其更快地响应命令，提高系统吞吐量。
+    + 主存总线：$CPU$和主存之间的连接。
+    + $I/O$总线：$CPU$和$I/O$接口之间连接。
+    + $DMA$总线：$Direct\,Memory\,Access$，直接内存访问，连接外设与主存。能直接连接主存的就是高速外设，如磁盘机，而无法直接连接主存的就是低速外设，如打印机和显示器。
+  + 优点：提高了$I/O$设备的性能，使其更快地响应命令，提高系统吞吐量。
   + 缺点：系统工作效率较低。
 + 四总线结构：
-  + 四总线结构一共四条中线：
-    + CPU总线（局部总线）：CPU与Cache。
-    + 系统总线：CPU和主存。
-    + 高速总线：连接SCSI、图形、多媒体、局域网。
+  + 四总线结构一共四条总线：
+    + $CPU$总线（局部总线）：$CPU$与$Cache$。
+    + 系统总线：$CPU$和主存。
+    + 高速总线：连接$SCSI$、图形、多媒体、局域网。
     + 扩充总线（扩展总线型）：连接传真机、扩展总线接口、调制解调器、串行接口。
   + 桥接器：用于连接不同的总线，具有数据缓冲、转换和控制功能。
-  + 越靠近CPU总线速度越快，CPU总线>系统总线>高速总线>扩充总线。
+  + 越靠近$CPU$总线速度越快，$CPU$总线>系统总线>高速总线>扩充总线。
   + 每级总线的设计遵循总线标准。
 
 ### 性能指标
@@ -79,46 +79,28 @@
 
 总线上各种操作的频率，为总线周期的倒数。
 
-若总线周期=N个时钟周期,则总线的工作频率=时钟频率÷N。
+若总线周期=$N$个时钟周期，则总线的工作频率=时钟频率$\div N$。
 
 #### 时钟频率
 
-即机器的时钟频率，为时钟周期的倒数。若时钟周期为T，则时钟频率为1/T。
+即机器的时钟频率，为时钟周期的倒数。若时钟周期为$T$，则时钟频率为$1/T$。
 
 实际上指一秒内有多少个时钟周期。
 
 #### 总线宽度
 
-又称为总线位宽，它是总线上同时能够传输的数据位数，通常是指数据总线的根数，如32根称为32位（bit）总线。
+又称为总线位宽，它是总线上同时能够传输的数据位数，通常是指数据总线的根数，如$32$根称为$32$位（$bit$）总线。
 
 #### 总线带宽
 
-可理解为总线的数据传输率，即单位时间内总线上可传输数据的位数，通常用每秒钟传送信息的字节数来衡量，单位可用字节/秒（B/s）表示。
+可理解为总线的数据传输率，即单位时间内总线上可传输数据的位数，通常用每秒钟传送信息的字节数来衡量，单位可用字节/秒（$B/s$）表示。
 
-总线带宽=总线工作频率×总线宽度（bit/s）=总线工作频率×(总线宽度÷8)（B/s）=总线宽度÷总线周期（bit/s）=总线宽度÷8÷总线周期（B/s）。
+总线带宽=总线工作频率×总线宽度（$bit/s$）=总线工作频率×(总线宽度$\div8$)（$B/s$）=总线宽度÷总线周期（$bit/s$）=总线宽度÷8÷总线周期（$B/s$）。
 
 总线带宽是指总线本身所能达到的最高传输速率。
 
 在计算实际的有效数据传输率时，要用实际传输的数据量除以耗时。
 
-**例题** 某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据）。
-
-1）该总线的最大数据传输率（总线带宽）是多少？
-
-因为每个时钟周期传送两次数据，所以总线工作频率是时钟周期的两倍=2×66MHz=132MHz。
-
-又总线根数为32，所以总线宽度=32bit=4B。
-
-总线带宽=132M×4B/s=528MB/s。
-
-2）若该总线支持突发（猝发）传输方式，传输一个地址占用一个时钟周期，则一次“主存写”总线事务传输128位数据所需要的时间至少是多少？
-
-突发传输方式指传输一个首地址，后面的数据就都可以得到。
-
-首先传输一个地址就占用一个时钟周期。而后面需要传输128位，按一次传输32位，则一共需要传输4次，每个时钟周期传输两次数据，所以需要花费两个时钟周期，加在一起一共需要三个时钟周期。
-
-又一个时钟周期=1÷66MHZ≈15ns，所以总耗时45ns。
-
 #### 总线复用
 
 总线复用是指一种信号线在不同的时间传输不同的信息。可以使用较少的线传输更多的信息，从而节省了空间和成本。
@@ -253,10 +235,10 @@
 + 上升沿：数字电平从0变为1的一瞬间。
 + 下升沿：数字电平从1变为0的一瞬间。
 + 读命令过程：
-  1. CPU在T1时刻的上升沿给出地址信息。
-  2. 在T2的上升沿给出读命令（低电平有效），与地址信息相符合的输入设备按命令进行一系列的内部操作，且必须在T3的上升沿来之前将CPU所需的数据送到数据总线上。
-  3. CPU在T3时钟周期内，将数据线上的信息传送到其内部寄存器电中。
-  4. CPU在T4的上升沿撤销读命令，输入设备不再向数据总线上传送数据，撤销它对数据总线的驱动。
+  1. $CPU$在T1时刻的上升沿给出地址信息。
+  2. 在T2的上升沿给出读命令（低电平有效），与地址信息相符合的输入设备按命令进行一系列的内部操作，且必须在T3的上升沿来之前将$CPU$所需的数据送到数据总线上。
+  3. $CPU$在T3时钟周期内，将数据线上的信息传送到其内部寄存器电中。
+  4. $CPU$在T4的上升沿撤销读命令，输入设备不再向数据总线上传送数据，撤销它对数据总线的驱动。
 + 优点：
   + 传送速度快，具有较高的传输速率。
   + 总线控制逻辑简单。
@@ -325,7 +307,7 @@
 + 按总线标准设计的接口可视为通用接口，在接口的两端，任何一方只需根据总线标准的要求完成自身方面的功能要求，而无须了解对方接口的要求。
 + 系统总线标准：ISA、EISA、VESA、PCI、PCI-Express等。
 + 设备总线标准：IDE、AGP、RS-232C、USB、SATA、SCSI、PCMCIA等。
-+ 局部总线标准：在ISA总线和CPU总线之间增加的一级总线或管理层，如PCI、PCI-E、VESA、AGP等，可以节省系统的总带宽。
++ 局部总线标准：在ISA总线和$CPU$总线之间增加的一级总线或管理层，如PCI、PCI-E、VESA、AGP等，可以节省系统的总带宽。
 + 即插即用（Plug-and-Play）的作用是自动配置（低层）计算机中的板卡和其他设备，然后告诉对应的设备都做了什么。把物理设备和软件（设备驱动程序）相配合，并操作设备，在每个设备和它的驱动程序之间建立通信信道。
 + 热插拔（hot-plugging或Hot Swap）即带电插拔，热插拔功能就是允许用户在不关闭系统，不切断电源的情况下取出和更换损坏的硬盘、电源或板卡等部件，从而提高了系统对灾难的及时恢复能力、扩展性和灵活性等，例如一些面向高端应用的磁盘镜像系统都可以提供磁盘的热插拔功能。
 
@@ -354,8 +336,8 @@ ISA|Industry Standard Architecture|8MHz|8/16|8MB/s|系统总线
 EISA|Extended ISA|8MHz|32|32MB/s|系统总线
 
 + ISA和EISA都是并行系统总线。
-+ ISA数据传送需要CPU或DMA接口来管理，传输速率过低、CPU占用率高、占用硬件中断资源，不支持总线仲裁。
-+ EISA从CPU中分离出了总线控制权，支持多个总线主控器和突发传送。
++ ISA数据传送需要$CPU$或$DMA$接口来管理，传输速率过低、$CPU$占用率高、占用硬件中断资源，不支持总线仲裁。
++ EISA从$CPU$中分离出了总线控制权，支持多个总线主控器和突发传送。
 + 被PCI淘汰了。
 
 ### 局部总线标准
@@ -366,7 +348,7 @@ EISA|Extended ISA|8MHz|32|32MB/s|系统总线
 :------:|:--:|:------:|:----:|:------:|:--:
 PCI|Peripheral Component Interconnect|33/66MHz|32/64|133/528MB/s|局部总线
 
-PCI也是并行局部总线，可以将高速外部设备直接挂到CPU总线上。
+PCI也是并行局部总线，可以将高速外部设备直接挂到$CPU$总线上。
 
 特点：
 
@@ -457,7 +439,7 @@ PCMCIA|Personal Computer Memory Card International Association|||90Mbps|便携
 :------:|:--:|:------:|:----:|:------:|:--:
 SCSI|Small Computer System Interface|||640MB/s|智能通用接口
 
-1. IDE工作需要CPU参与，而SCSI通过独立高速SCSI卡控制读写，CPU就不需要等待。
+1. IDE工作需要$CPU$参与，而SCSI通过独立高速SCSI卡控制读写，$CPU$就不需要等待。
 2. SCSI扩充性高。
 
 ### 视频线标准