Create DDCA.MD

This commit is contained in:
seudonam
2022-05-11 08:58:41 +08:00
committed by GitHub
parent 100737b99d
commit 71a65da49b

23
docs/体系结构/DDCA.MD Normal file
View File

@@ -0,0 +1,23 @@
# Digital Design and Computer Architecture
## 课程简介
- 所属大学ETH Zurich
- 先修要求cs50或同阶课程最好有C语言基础。
- 编程语言CVerilogMIPS汇编LC3汇编
- 课程难度:🌟🌟🌟
- 预计学时100 小时
体系结构领域的大牛Onur Mutlu来教你数字电路和计算机体系结构。课程完全从计算机设计的角度出发从晶体管、逻辑门开始一直讲解到微架构、缓存和虚拟内存还会介绍
很多体系结构领域最新的研究进展。课程共有9个lab使用Basys 3 FPGA开发板可自行购买和Xilinx公司的Vivado软件可在官网免费下载使用进行电路设计从组合电路
和时序电路开始一直到最后部署一个完整的CPU。课程资料除了lab和当期考试答案之外全部开源学完之后你可以掌握计算机相关的数字电路Verilog硬件描述语言MIPS与C
之间的转换关系MIPS单周期多周期流水线CPU的设计和性能分析缓存虚拟内存等重要概念。
## 课程资源
- 课程网站https://safari.ethz.ch/digitaltechnik/spring2020/
- 课程视频https://www.youtube.com/playlist?list=PL5Q2soXY2Zi_FRrloMa2fUYWPGiZUBQo2
- 课程教材1Patt and Patel, Introduction to Computing Systems
- 课程教材2Harris and Harris, Digital Design and Computer Architecture (MIPS Edition)
- 课程lab9个lab从零开始设计MIPS计算机详见课程网站
- Vivado设计软件下载地址https://china.xilinx.com/products/design-tools/vivado.html