mirror of
https://github.com/foxsen/archbase.git
synced 2026-02-11 22:26:00 +08:00
48 lines
3.0 KiB
CSV
48 lines
3.0 KiB
CSV
助记符,编号,说明
|
||
CRMD,Ox0,处理器当前运行模式及地址翻译模式、全局中断使能等配置信息。
|
||
PRMD,0x1,触发当前普通异常的现场的运行模式及全局中断使能等配置信息
|
||
EUEN,0x2,扩展部件的使能控制
|
||
MISC,0x3,各权限等级下是否运行使用部分特权指令等杂项配置
|
||
ECFG,0x4,局部中断使能、异常入口间距等配置信息
|
||
ESTAT,0x5,记录异常和中断发生原因
|
||
ERA,0x6,普通异常处理返回地址
|
||
BADV,0x7,记录触发地址相关异常的访存虚地址
|
||
BADI,0x8,记录触发异常指令的指令编码
|
||
EENTRY,0xC,配置普通异常处理程序入口地址
|
||
TLBIDX,0x10,存储管理（TLB）相关寄存器，将在第3节进行详细介绍
|
||
TLBEHI,0x11,存储管理（TLB）相关寄存器，将在第3节进行详细介绍
|
||
TLBELO0,0x12,存储管理（TLB）相关寄存器，将在第3节进行详细介绍
|
||
TLBELO1,0x13,存储管理（TLB）相关寄存器，将在第3节进行详细介绍
|
||
ASID,0x18,存储管理（TLB）相关寄存器，将在第3节进行详细介绍
|
||
STLBPS,0x1E,存储管理（TLB）相关寄存器，将在第3节进行详细介绍
|
||
PGDL,0x19,存储管理（TLB）相关寄存器，将在第3节进行详细介绍
|
||
PGDH,0x1A,存储管理（TLB）相关寄存器，将在第3节进行详细介绍
|
||
PGD,0x1B,存储管理（TLB）相关寄存器，将在第3节进行详细介绍
|
||
PWCL,0x1C,存储管理（TLB）相关寄存器，将在第3节进行详细介绍
|
||
PWCH,0x1D,存储管理（TLB）相关寄存器，将在第3节进行详细介绍
|
||
SAVEn,0x30+n,保存临时数据
|
||
TID,0x40,恒定频率计时器和定时器相关寄存器
|
||
TCFG,0x41,恒定频率计时器和定时器相关寄存器
|
||
TVAL,0x42,恒定频率计时器和定时器相关寄存器
|
||
CNTC,0x43,恒定频率计时器和定时器相关寄存器
|
||
TICLR,0x44,恒定频率计时器和定时器相关寄存器
|
||
LLBCTL,0x60,LLBit的控制
|
||
TLBRENTRY,0x88,TLB重填异常处理专用寄存器
|
||
TLRBBADV,0x89,TLB重填异常处理专用寄存器
|
||
TLBERA,0x8A,TLB重填异常处理专用寄存器
|
||
TLBRSAVE,0x8B,TLB重填异常处理专用寄存器
|
||
TLBRELO0,0x8C,TLB重填异常处理专用寄存器
|
||
TLBRELO1,0x8D,TLB重填异常处理专用寄存器
|
||
TLBREHI,0x8E,TLB重填异常处理专用寄存器
|
||
TLBRPRMD,0x8F,TLB重填异常处理专用寄存器
|
||
MERRCTL,0x90,由Cache校验错所引发的机器错误异常的相关控制状态寄存器
|
||
MERRINFO1,0x91,由Cache校验错所引发的机器错误异常的相关控制状态寄存器
|
||
MERRINFO2,0x92,由Cache校验错所引发的机器错误异常的相关控制状态寄存器
|
||
MERRENTRY,0x93,由Cache校验错所引发的机器错误异常的相关控制状态寄存器
|
||
MERRERA,0x94,由Cache校验错所引发的机器错误异常的相关控制状态寄存器
|
||
MERRSAVE,0x95,由Cache校验错所引发的机器错误异常的相关控制状态寄存器
|
||
DMW0~DMW3,0x180~0x183,直接映射配置窗口0～3的配置寄存器
|
||
DBG,0x500,调试相关的控制状态寄存器
|
||
DERA,0x501,调试相关的控制状态寄存器
|
||
DSAVE,0x502,调试相关的控制状态寄存器
|