1
0
mirror of https://github.com/Didnelpsun/CS408.git synced 2026-02-11 14:45:57 +08:00

Update 6-input-output-system.md

This commit is contained in:
Didnelpsun
2022-10-30 23:13:37 +08:00
parent 2f4de189c3
commit abbea0d59e

View File

@@ -489,7 +489,7 @@ $CPU$只在开始和结尾参与控制,$DMA$控制整个传输过程:内存
+ 写满后向$DMA$控制器发送$DMA$请求。
+ $DMA$控制器向总线发送总线请求。
+ $CPU$将总线控制权交给$DMA$控制器,$DMA$控制器接管总线。
+ $DMA$控制器将地址从主存地址计数器上送到地址线上,将数据从数据缓冲寄存器送到数据线上。
+ $DMA$控制器将地址从主存地址计数器上送到地址线上,将数据从数据缓冲寄存器$DMAC$送到数据线上。
+ 修改地址和长度参数并返回传送长度计数器和主存地址计数器中。
+ 若溢出(传输结束),则向中断机构发出中断。
+ 后处理:中断服务程序做$DMA$结束处理。